• 申請者: Md Belayet Ali
  • 論文題目: Logic Synthesis and Optimization of Reversible and Quantum Circuits for Arithmetic Logic Units
  • 日時：2019年2月8日（金） 13:30-14:30 (1時間: 40分発表＋20分質疑応答)
  • 場所：総合科学研究棟（情報系）302室